성심산학협력단

 

연구정보

연구자현황

박태근(Park Taegeun) 프로필 이미지

박태근 교수

Park Taegeun

연구분야

전자공학

연구키워드

디지털시스템 설계 VLSI 설계 임베디드시스템

교수소개


						
1985년 연세대학교 전자공학과 졸업하였고 1988년과 1993년 미국 Syracuse 대학 Computer 공학과에서 공학석사와 공학박사 학위를 받았다. 박사학위 주제는 CAM(Content-addressable memory)을 이용한 global routing 알고리즘을 제안하였으며 CAM의 병렬처리 및 검색 기능을 이용하여 반도체 설계의 후공정 단계인 전역배선 문제를 다루었다. 1991년에서 1993년까지 미국 Coherent Research Inc.에서 VLSI Design Engineer로 근무 하였으며 학위를 마치고 1994년부터 1998년까지 현대전자 System IC 연구소에서 책임연구원으로 근무하며 다양한 MCU 기반 ASIC을 설계하였다. 1998년부터 현재까지 가톨릭대학교 정보통신전자공학부 교수로 근무하고 있으며 주관심 분야는 VLSI 및 디지털시스템 설계, CAD, 병렬처리, 임베디드시스템 분야이다. 현재까지 주로 신호처리, 통신, 자율주행 관련 기술분야에 필요한 다양한 알고리즘에 대한 효율적인 디지털시스템 설계에 대한 연구를 진행하여 다수의 논문을 게재하였다.
He graduated from Department of Electronics Engineering, Yonsei University in 1985 and received his master's and Ph.D. degree from Computer engineering department, Syracuse University in 1988 and 1993. The subject of his doctoral degree was to propose a global routing algorithm using CAM (Content-addressable memory), and dealt with the problem of global wiring, which is the post-process stage of semiconductor design, using CAM's parallel processing and search functions. He worked as a VLSI Design Engineer at Coherent Research Inc. in the United States from 1991 to 1993, and after completing his degree, he worked as a lead researcher at Hyundai Electronics System IC Research LAB from 1994 to 1998, designing various MCU-based ASICs. From 1998 to the present, he has been a professor of information, communication, and electronic engineering at The Catholic University of Korea, and his subjective fields are VLSI and digital system design, CAD, parallel processing, and embedded systems. To date, a number of papers have been published by conducting research on the efficient design of digital systems for various algorithms required in the technology fields related to signal processing, communication, and autonomous driving. 

최종학력

1993.12.01 | 미국 시라큐스 대학 | 컴퓨터공학 | 공학박사

연구실적

  • 2024.05 | 교신저자 | Transactions of the Korean Institute of Electrical Engineers, 제73권 5호, pp.834-841
    Realtime Hardware System Design for Collision Detection Based on LGMD2 Visual Interneuron
  • 2023.07 | 교신저자 | Transactions of the Korean Institute of Electrical Engineers, 제72권 7호, pp.855-862
    A Realtime Stereo Vision System Design using Disparity Calibration
  • 2023.06 | 교신저자 | Transactions of the Korean Institute of Electrical Engineers, 제72권 6호, pp.770-777
    A Realtime Lane Detection System Design using Gradient-based Hough Transform
  • 2020.12 | 교신저자 | 전기학회논문지, 제69권 12호, pp.1962-1969
    Distinctive Similarity Measure를 이용한 실시간 스테레오 비전 시스템 설계
  • 2018.12 | 교신저자 | 전기학회논문지, 제67권 12호, pp.1671-1677
    곤충의 시각 신경망 기반 충돌감지 기술의 효율적인 VLSI 구조 설계
  • 2017.06 | 교신저자 | 한국통신학회논문지, 제42권 6호, pp.1241-1248
    AD-Census 기반 스테레오 비전 시스템의 효율적인하드웨어 구조
  • 2016.12 | 교신저자 | 한국통신학회논문지, 제41권 12호, pp.1844-1850
    윈도우 분할 기반 양방향 필터의 하드웨어 설계
  • 2016.11 | 교신저자 | 한국통신학회논문지, 제41권 11호, pp.1507-1514
    양방향 모델을 적용한 Full-image Guided Filter의효율적인 VLSI 구조
  • 2015.09 | 교신저자 | 전자공학회논문지, 제52권 9호, pp.45-53
    Geodesic Support-weight 기반 깊이정보 추출 알고리즘의 효율적인 VLSI 구조
  • 2013.11 | 교신저자 | 전자공학회논문지, 제50권, pp.90-98
    적응적 영역 가중치를 이용한실시간 스테레오 비전 시스템 설계
  • 2013.03 | 교신저자 | 전자공학회논문지, 제50권 3호, pp.59-68
    연판정 Reed-Solomon 리스트 디코딩을 위한저복잡도 Interpolation 구조
  • 2013.01 | 교신저자 | 전자공학회논문지, 제50권 1호, pp.157-165
    리프팅 기반 이산 웨이블렛 변환의 디지트 시리얼 VLSI 구조
  • 2012.11 | 교신저자 | 한국통신학회논문지, 제37권 11호, pp.993-1000
    리프팅 기반 2차원 이산 웨이블렛 변환 필터의 효율적인 VLSI 구조
  • 2010.12 | 교신저자 | 전자공학회논문지, 제47권 12호, pp.39-47
    100% 하드웨어 효율을 갖는블록기반의 이차원 이산 웨이블렛 변환 필터 설계
  • 2010.11 | 교신저자 | 전자공학회논문지, 제47권 11호, pp.54-64
    연판정 Reed-Solomon 리스트 디코딩의 Factorization을 위한 효율적인 VLSI 구조
  • 2009.11 | 교신저자 | 전자공학회논문지, 제46권 11호, pp.92-100
    Quasi-Cyclic Low Density Parity Check 복호기의 다양한 설계 관점에 대한 성능분석
  • 2009.05 | 교신저자 | IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, 제55권, pp.728-733
    A Novel VLSI Architecture for Full-Search Variable Block-Size Motion Estimation
  • 2008.09 | 교신저자 | 전자공학회논문지, 제45권 9호, pp.71-78
    H.264/AVC 디코더를 위한 Embedded SoC 설계
  • 2008.07 | 교신저자 | 전자공학회논문지, 제45권 7호, pp.52-60
    H.264/AVC를 위한 디블록킹 필터의 효율적인 VLSI 구조
  • 2007.10 | 교신저자 | CIRCUITS SYSTEMS AND SIGNAL PROCESSING, 제26권 5호, pp.619-634
    Low-power, low-complexity bit-serial VLSI architecture for 1D discrete wavelet transform
  • 2007.06 | 교신저자 | 전자공학회논문지, 제44권 6호, pp.42-49
    H.264/AVC를 위한 파이프라인 이진 산술 부호화기 설계
  • 2007.03 | 교신저자 | 전자공학회논문지, 제44권 3호, pp.35-42
    GF(2m) 상에서의 나눗셈연산을 위한효율적인 시스톨릭 VLSI 구조
  • 2006.11 | 교신저자 | 전자공학회논문지, 제43권 6호, pp.57-64
    적응형 임계값을 이용한 움직임 벡터 예측 방법
  • 2006.03 | 제1저자 | 전자공학회논문지, 제43권 3호, pp.40-47
    타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기 설계
  • 2006.02 | 단독 | 전자공학회논문지, 제43권 2호, pp.135-143
    Content-Addressable Memory를 이용한 확장 가능한 범용 병렬 Associative Processor 설계
  • 2005.11 | 공동저자 | IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, 제51권 4호, pp.1197-1203
    Error control scheme for high-speed DVD systems
  • 2005.09 | 제1저자 | 전자공학회논문지, 제42권 9호, pp.615-622
    3세대 이동통신에 적합한 슬라이딩 윈도우 로그 맵 터보 디코더 설계
  • 2005.08 | 단독 | IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, 제51권, pp.872-878
    Design of the (248,216) Reed-Solomon decoder with erasure correction for Blu-ray Disc
  • 2005.04 | 제1저자 | 한국통신학회논문지, 제30권 4호, pp.215-222
    인근 특징 정보를 이용한 임베디드용 지문인식 알고리즘
  • 2004.12.01 | 교신저자 | 한국통신학회논문지, 제29권 12C호, pp.1739-1747
    RSA 공개키 암호화시스템의 효율적인 Radix-4 시스톨릭 VLSI 구조
  • 2004.12.01 | 공동저자 | , 제25권, pp.99-113
    모바일 3차원 그래픽 가속기 SoC 기술
  • 2004.12.01 | 공동저자 | 한국통신학회논문지, 제29권 12A호, pp.1387-1395
    다양한 design issue에 대한 터보 디코더의 성능분석
  • 2004.03.01 | 공동저자 | 한국통신학회논문지, 제29권 3c호, pp.359-367
    다양한 지문정보를 이용한 개선된 특징점 추출 후처리 알고리즘
  • 2003.12.01 | 교신저자 | 자연과학논문집, 제24권, pp.91-100
    효율적인 모듈러 지수연산을 위한 Radix-4 CSD (Canonic Signed Digit) 리코딩 알고리즘
  • 2003.10.01 | 공동저자 | 정보처리학회논문지A,B,C,D, 제10-A권 4호, pp.279-284
    시스톨릭 어레이 구조를 갖는 효율적인 n-비트 Radix-4 모듈러 곱셈기 구조
  • 2003.01.01 | 단독 | 자연과학논문집 23호, pp.67-80
    DES (Data Encryption Standard) 알고리즘의 효율적인 FPGA 구현
  • 2002.11.01 | 27권호, pp.1040-1046
    데이터 재배열을 이용한 계위성 있는 1차원 이산 웨이블렛 필터 설계
  • 2002.11.01 | IEEE TRANSACTIONS ON CONSUMER ELECTRONICS 48권호, pp.1026-1032
    High speed lattice based VLSI architecture of 2D discrete wavelet transform for real-time video signal processing
  • 2002.06.01 | 39권호, pp.59-68
    Lattice 구조를 갖는 효율적인 2차원 이산 웨이블렛 변환 필터 설계
  • 2001.12.31 | 자연과학논문집 제22호, pp.121-132
    ARM7 core를 이용한 소프트웨어 JPEG 최적화
  • 2001.01.01 | 자연과학논문집 21호호, pp.51-61
    간격그래프를 이용한 Gate Matrix 형태의 레이아웃 방법
  • 2000.12.01 | 자연과학논문집 21호호, pp.39-49
    파이프라인 구조를 이용한 MAC(Multiply-and-Accumulate)모듈 구현
  • 2000.01.01 | 전자공학회논문지 37(1)호, pp.60-66
    자체 테스트 및 보안기능을 갖는 공중전화 카드 IC 설계
  • 1999.12.31 | 자연과학논문집 제20호, pp.27-41
    A Parallel Approach to Fault Simulation on the Connection Machine
  • 1999.09.01 | 36권9호, pp.20-27
    Don't care를 이용한 논리합성에서의 BDD최소화 방법
  • 1998.12.01 | 자연과학논문집 19권호, pp.39-52
    연합처리기를 이용한 최적 Quadtree 구성에 관한 연구
  • 1996.10.01 | JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING v.38,호, pp.51-62
    A Parallel Algorithm for Global Routing Using an Associative Processor
  • 1995.08.01 | 32권,호, pp.13-19
    연합처리기를 이용한 직교선형 스타이너 트리의 병렬 알고리즘
  • 1995.04.01 | 32권,호, pp.93-102
    범용 연합처리 시스템에서의 전역배선 병렬화 기법
  • 1993.12.01 | , pp.1-98
    Global Routing Using Content-Addressable Memory
  • 1993.05.27 | ELECTRONICS LETTERS v.29,호, pp.1037-1039
    Minimum Spanning Tree Generation with Content-Addressable Memory